PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02203645 A

(43) Date of publication of application: 13 . 08 . 90

(51) Int. CI	H04L 27/22			
(21) Application number: 01024621		(71) Applicant:	FUJITSU LTD	
(22) Date of filing: 02 . 02 . 89		(72) Inventor:	FURUKAWA HIDETO TOZAWA YOSHIHARU	


(54) QUASI-SYNCHRONIZATION TYPE DEMODULATOR

(57) Abstract:

PURPOSE: To eliminate the need for a 4-multiple device and to miniaturize the entire size of the demodulator by adopting such a constitution that the delay operation of a delay device for a digital frequency discriminator in an AFC loop is implemented in a 1/2 symbol rate.

CONSTITUTION: The subject demodulator is a quasi-synchronization type demodulator using an AFC loop including a digital frequency discriminator 1 so as to pull in a local oscillation frequency into a reception frequency and the digital frequency discriminator 1 applies the delay of delay devices 2, 3 in the unit of 1/2 symbol. In the case of applying 1/2 symbol delay, various methods are to be considered, but since the clock given from a symbol timing recovery circuit to an A/D converter has a frequency twice the symbol rate originally, the clock is used as it is for a delay revision operating clock for the delay devices 2, 3. Thus, no 4-multiple device is required and the circuit scale is reduced.

COPYRIGHT: (C)1990,JPO&Japio



⑲ 日本国特許庁(JP)

① 特許出願公開

◎ 公開特許公報(A) 平2-203645

Solnt. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)8月13日

H 04 L 27/22

Z 8226-5K

審査請求 未請求 請求項の数 1 (全5頁)

9発明の名称 準同期型復調器

②特 願 平1-24621

❷出 願 平1(1989)2月2日

⑩発明者 古川

秀人

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発明者 戸澤

変 春

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 茂泉 修司

明 細 書

1. 発明の名称 準周期型復興器

2. 特許請求の範囲

ディジタル周波数弁別器(I)を含むAFCループ によって周部発振周波数を受信周波数に引き込む 準同期型復綱器において、

技周被数弁別器(1)が、1/2シンボルで遅延器 (2)(3)の遅延動作を行うようにしたことを特徴とした単同期型復網器。

3. 発明の詳細な説明

(概要)

ディジタル間波数弁別器を含むAFCループに よって周部発振周波数を受信周波数に引き込む準 同期型復調器に関し、

4 逓倍器を取り除くことを目的とし、

接周波敗弁別器が、1/2シンボルで遅延器の 遅延動作を行うように構成する。

(産業上の利用分野)

本発明は、準局期型復興器に関し、特にディジタル周波数弁別器を含むAFCループによって局部発展周波数を受信周波数に引き込む準局期型復調器に関するものである。

近年、衛星を利用した通信が盛んに行われている。特に、VSAT (Very Smail Aperture Termainal)の出現で、その利用価値は、更に高まりつつある。この衛星を利用した通信を行う場合、周波数の変動が問題となる。その原因として、受信装置の局部発掘周波数の温度変化に伴う周波数の変動、ドブラー効果等が考えられる。

このため、復期器では局部発頻器の周波数(基準機送波周波数)をその変移に追従させる必要があり、AFC(自動周波数制御:Automatic Frequency Control)ループを設ける必要がある。

(従来の技術)

第3図はAFCループを備えた一般的な4相~ PSK準同期型復調器を概略的に示したもので、 入力信号を4相直交検波器11でアナログの「輸信号とQ軸信号とに分離し、これを更にA/D変換器12でディジタル信号に変換した後、ディジタルトランスパーサルフィルタ(DTF)13で線路等化して「軸及びQ軸のディジタル等化出力を発生し、該ディジタル等化出力に基づいて搬送波再生回路(CR)14が「軸データとQ軸データとを復調する。

この場合、受信信号の周波数(』に対する局部 発振周波数(』の偏差Δ(が数10kHz 以上の場合、 機送波再生回路 1 4 は正常に動作しない可能性が ある。

そこでAFCをかけて局部発掘周波数!」を、 機送波再生回路14が正常に動作できる周波数に 変化させることにより周波数陽差を除去する必要 があり、これを行うため、フィルタ13のディジ タル等化出力をAFC制御電圧発生回路15に入 力し、その出力電圧の高周波数成分をループフィ ルタ(LPF)16で除去し、この復岡器の局部 発援器としての電圧制御発振器(VCXO)17

4 ジタルループフィルタ(低域通過フィルタ) 2 3 で帯域制限(雑音除去)した後、D/A変換器 2 4 でアナログ信号に変換して局部発振器 1 7 の ための制御電圧を発生する。

更に、周波数弁別器 2 2 は、1シンボル T (クロック) 分だけ遅延させるための遅延器 2、3 と、これら 1 シンボル T 分だけ遅延された I 軸信号又は Q軸信号と遅延されない Q軸信号又は I 軸信号とをそれぞれ掛け合わせる乗算器 4、5 と、乗算器 4、5 の出力差を計算する減算器 6 とで構成されている。

そして、国被数弁別器22の遅延器21、22 の遅延動作はシンボルタイミング再生回路18からのクロックCLK2によって行われる。このクロックCLK2は、受信信号のアイバターンの数も聞いた時点に対応して発生されるものである。

ここで周波数弁別器22の出力は周波数偏差に 応じて振幅が変化し、APC動作による周波数の 引込が行われる。

但し、4相検波器11でAPCにより周波数偶

に制御電圧を与えることにより、4相検波器 1 1 の局部発掘周波数 f。を制御し、以て点線で示す APCループを形成している。

また、この復興器の各部の動作は、シンボルタイミング再生回路(STR)18が、強送被再生国路14の出力に基づいて生成したシンボルタイミングクロックCLK1を用いて行われ、特にAFC制御電圧発生回路16にはシンボルタイミング再生回路18から後述する別のクロックCLK1、2は共にシンボルレートの2倍の周被数を有で、2が与えられるクロックCLK3はシンボルレートと同じ間波数である。

4 第一回は、このAPC制御電圧発生回路 15を 示したプロック図で、フィルタ 13でディジタル 等化された 1軸及び Q軸信号を 4 通倍器 21で 4 通倍することにより余分な変調データを除去し、 更に順波数弁別器 22で間波数偏差を弁別し、デ

差Δ 「を圧縮するが、完全な同期検波は行わず、ベースバンド処理型の搬送被再生回路」 4 で周波数個差Δ 「及び位相誤差Δ θ を完全に除去する準質期型の複調器を形成している。

(発明が解決しようとする課題)

このような準同期型復調器においては、4 相一 PSK復興の場合、DTF13によって帯域制限 されたし軸、Q軸検波信号a、b (第5回参照) は、

a : $\cos(2\pi \Delta f t + \theta + (2k-1)\pi/4)$ (k=1~4)

b ; sin(2 π Δft+ θ + (2k-1) π /4)

で表されるので、無変調時(データが変化していない時)においては、(2k-1) g /4という項が無くなるため、周波数弁別器 2 2 の出力 d は、

d = sin(2π Δfτ)

となり、「軸、Q軸の各データには周波数偏差に 応じた情報のみが含まれておりも適倍器は必要に ならない。

しかしながら、変調時(データが変化している

時)においては、I軸、Q軸の各データには上記 のように伝送される情報と周波数隔差に応じた情 輯の2つの成分の情報が含まれることになるので、 周波数弁別器に不必要な(2k-1) x/4という項に係 る変調データを除去して周波数偏差に応じた情報 のみにする必要がある。

ここで、「軸、Q軸の各データに伝送される情 似のみが含まれる場合、データは第9回に示すよ うに4点となり、変調している場合にはこの4点 がランダムに変化する。この各データの角度8。 ~ θ 。 を 4 倍することにより各データは×印に集 まり、伝送される情報が除去されデータの変動が 無くなると共に実際の周波数偏差に4倍したデー 夕が出力される。

このような観点から従来より第中図に示すよう に 4 逓倍器 2 1 が用いられており、國路規模が大 きくなるというという問題点があった。

従って、本発明は、ディジタル周波敷弁別器を 合むAPCループによって局部発振周波数を受信

プリング時点①、③…(アイパターンが最も関い た時点)に加えて1/2シンボルのサンプリング 時点②…(アイパターンが"0"になる時点)を 加えて行うと次のようになる。

今、同図回に示すようにデータ(1.Q)がデ ータ (- 1 , Q) に変化する場合 (同図(a)、(c)の (i))を考えると、サンプリング時点①では信号 aı、bıはそれぞれ!。Qであるが、1/2シ ンポル後のサンプリング時点②での信号a、、b, は同図a)に示すようにQ軸データはそのままであ るが、1軸データは"0"となる。そして、この 時には信号a.、b.は1/2シンポル前のサン プリング時点①での信号a.、b.となる。従っ て、これらを乗算器4、5及び減算器6で消算し て得た周波数弁別出力信号はは1・Qとなる。そ して、更に1/2シンボル経過した時点⑤での信 号dもI・Qとなる。

次にデータ(1.Q)が1シンポル後にデータ (ー!, ーQ) に変化する場合 (周圀(a)、に)の (ii))には、1/2シンボル後のサンプリング時

併器を取り除くことを目的とする。

(課題を解決するための手段)

上記の課題を解決するため、本発明に係る準同 期型復調器では、第1図に概念的に示すように、 ディジタル周波数弁別器1が、1/2シンポルで 遅延器2及び3の遅延動作を行うようにしている。

(作 用)

本発明を第2図により説明すると、同図(a)は4 相一PSK復興によるベースパンドでの位相面を 示し、データ(1. Q)の変化の仕方を4通り示 している。

即ち、現在、周彼数弁別器1へのI軸、Q軸入 力信号aı、bıが(I, Q)であるとすると、 このデータ(I. Q)が1シンボル後に取り得る $\mathcal{F} - \mathcal{F} \mathsf{tt} (-1, Q) \times (-1, -Q) \times (1, Q)$ - Q)及び同じ位相のデータである。

これに鑑み、本発明では遅延器2、3の遅延更 周波数に引き込む準同期型復興器において、4通 新動作を開図(のに示すように1シンボル毎のサン

> 点②において「軸及びQ軸データ共に"O"とな るので、出力信号 d も "0"となる。これは、サ ンプリング時点③においても同じである。

更にデータ(l. Q)がlシンポル後にデータ (1, -Q)に変化する場合(同図(a)、(c)の (ji)) には、1/2シンボル後のサンプリング時点のに おいて「輪データは変化せずQ輪データが °C° となるので、出力信号はは~I・Qとなる。これ は、サンプリング時点③においても同じである。

また、データ(1.Q)が位相不変の場合(同 図(a)、(c)の(iv))には、1/2シンポル後のデー タを(1゜,Q゜)とし、更に1/2シンポル後 のデータを(i'',Q'')とすると、出力信号 d は時点②で1・Q′~1′・Q、時点③で1′・ Q''-1'' · Q' となる。

ここで、同図(c)を眺めると、 (i) ~ (ii) を 加算するとき"0"になり、 (iv) のみが残るこ とが分かる。即ち、遅延器2、3の遅延動作を1 / 2 シンボル毎に行うと、同図(c)の (i) ~ (ū) のような変化は互いに相殺されてしまい、同位相

特別平2-203645 (4)

(iv) のデータだけが周波飲弁別出力として有効 となり、4 通倍器を用いなくとも変調データ成分 が除去できることになる。

(実施例)

本発明による1/2シンボル遅延動作を行うには種々の方法が考えられるが、シンボルタイミング再生(STR)回路18からA/D変換器12に与えられるクロックは元々シンボルレートの2倍の周波数を有している。

そこで、従来例において説明したように第3図に示したシンボルタイミング再生阻路18の出力クロックCLK2をそのまま遅延器2、3の遅延更新動作クロックとして用いることができる。

その他、フィルタ13からの出力データにより シンボルタイミングクロックを生成するシンボル タイミング再生回路の出力クロックも同様に超延 クロックとして用いることができる。 (発明の効果)

このように、本発明に係る準周期型復調器によれば、AFCループのディジタル周波数弁別器の 運転器の遅延動作を1/2シンポルレートで行う ように構成したので、4週倍器が不要となり、装 置全体の規模を小型化することができる。

4. 図面の簡単な説明

第1図は本発明に係る準同期型復調器を原理的 に示したブロック構成図、

第2回は本発明に係る準間期型復興器の動作原理を説明するための図、

第3回は一般的な4相~PSK準同期型復興器 を機略的に示したブロック図、

第4図は従来のAFC制御電圧発生即路を示し たブロック図、

第5図は4週倍器の動作説明図、である。


第1团において、

1…周波数弁別器、


2、3…遅延器。

図中、同一符号は同一又は相当部分を示す。


代理 人 弁理士 茂 泉 修 司




-252-



本発明の原理説明図 第 2 図




4相-PSK 準同期型復調器(從来例) 第 3 図



AFC回路(従来例)

第 4 図



4逓倍器の動作説明図第 5 図